アンプを作ろうか？

その2-1 まずはゲテモノ？ FETシングルアンプ

図1 シングル FET ヘッドホンアンプ

こんなんでも（失礼・・・(^^;）音が鳴るんですよ！ 理屈じゃわかるが、「どういう音が鳴るのか？」作ってみたくなるおもしろい回路です。 （FET シングルアンプ　でググっていただければオリジナルです。）

この回路は「ソースフォロア」といわれる基本回路でそのままヘッドフォンを駆動するものです。
ソースフォロアでのヘッドフォン駆動には、いろいろと弱点があるのですが、 実際に製作したところ歪み率も思ったより悪くありませんし聞いてもそう変ではない・・・不思議なもんですｗ

まずは、この回路の弱点を考察してみたいと思います。 弱点を知ってしまうと、こんなアンプの音なんてクソに決まってると思うのですが、 弱点を知った上で聴いてみて、「案外いけるな・・・」と思えるからおもしろいです。

図1のような回路を「ソースフォロア」回路といいます。 トランジスタを使用した「エミッタフォロア」回路をご存じの方もいいかと思いますが、ソースフォロアはそれの FET版 です。 動作も、エミッタフォロアと同じように入力に対して出力（ソース）が追従（フォロー）する動作をします（図3）。

図2 ソースフォロア回路

図3 エミッタフォロア出力波形
(Vi 赤線、Vo 水色)

FET にもトランジスタの「Vbe - Ic」特性のような「Vgs - Id」特性があります。 因みに、図4のチャートは、Nチャンネル MOS FET 2SK213 の Vgs - Id 特性です。 これから、Id を流すために必要なゲート電圧 Vgs を知ることができます。

図4 2SK134 Vgs vs. Id

さて、この回路の Vo について考察してみます。 入力電圧を Vi、出力電圧を Vo として、FET の S(ソース)からみた G(ゲート) の電圧を Vgs とします。 すると、回路図から明らかに

ですから、出力 Vo は、

です。

理想的には Vo = Vi となるのが望ましいのですが、実際には Vgs が誤差となります。 （図3 で Vo が少しずれているのはこのためですね。）

Vgs が誤差というのはわかりました。 「単にずれてるだけじゃね？」と思うかもしれませんが、実際にはもう少しややこしいことが起きています。 先ほどのチャート図4をみると、ゲートソース間電圧 Vgs はドレイン電流 Id によって変化することがわかります。 回路からも明らかなようにドレイン電流 Id は、そのままソースに貫通しますので、ソースに接続されている抵抗にそのまま流れます。 よって、Id は以下のようになります。

入力電圧 Vi が変化すれば出力電圧 Vo が変化し、結果的に Id が変化しますので Vgs が変化します。 つまり、Vgs が単なる「ずれ」ではなく、入力に応じて変化する誤差だと言うことです。

誤差の様子を SPICE でシミュレーションした結果が図5のチャートになります。
　

　
図5 Id vs. 誤差（Vi - Vo）
X軸は Id、Y軸は (Vi - Vo)

Id が増加した場合の入力 Vi と出力 Vo の差。つまり誤差をプロットしたものですが、 Id が増加するとともに誤差(Vi - Vo)が増加しているのがよくわかります。

たとえば、図5のチャートからバイアスを Id = 200[mA] 流した場合 Vgs≒-3.5[V] なので、 入力に対して出力が約 -3.5[V] 低下して出力のズレになることがわかります。 実際の音声信号はこの点を中心に変化しますので、誤差はこの曲線の傾きに応じて変化することになります。

ヘッドホンに流れる電流がΔ1[mA] 変化したとすると出力信号の誤差の絶対値は、チャートの直線部の傾きを -15[V/A] として、

Δ15[mV]の誤差となることがわかります。

図6はソース抵抗を15[Ω]（30[Ω]のヘッドホンを接続したとして）にして、1[kHz] 1[V]の正弦波を加えた「Vo / Vi」 つまりゲインをシミュレーションした結果です。 歪がないならばゲインは直線でなくてはいけませんが、ゲインは＋側と－側で変化しています。

図6 ゲイン誤差

この回路は変化分のみを取り出すためにカップリングコンデンサC2が必要になりますが、このコンデンサが弱点です。 ここでのコンデンサの弱点とは、コンデンサを使用したから音が悪くなったとか言う部類のものではなく、 回路的に出力信号の＋、－で電流の経路が異なることが原因です。

図7 電流の経路

まず、＋側はコンデンサへ電流を供給する動作になります。 もちろん供給源は FET からとなりますが、ソースフォロアの低いインピーダンスで速やかに供給されます。

一方、－側はコンデンサから電流を引き抜く動作になります。 しかし、FETはもちろんOFFしてますので、R3 : 30Ωの抵抗で引き抜く必要があるのです。 よって、明らかに－側の引き抜きが遅れ、その結果－側の信号がひずみます。

その様子は、ソース側の負荷 R3 を大きくしてみると顕著に表れます。

図8 R3 が 1[kΩ]の場合の、入出力電圧

図7は問題をわかりやすくするためにソース側の負荷 R3 を30[Ω]→1[kΩ]に変更した SPICE のシミュレーション結果です。
水色の出力の－側の波形が頭打ちになっています。これは、2200[uF]のコンデンサの電荷を1[kΩ]では引き抜けないためです。

実際の回路の R3 は33[Ω]ですが、同様の歪みが生じると考えられます。

「弱点１＜弱点２」ではないかと思います。やはり30[Ω]の抵抗は高すぎますねｗ

次回は、実際にこの回路を制作してみたので特性なんかをご紹介したいと思います。