WBSPIM.vhd

概要

WISHBONE-I/FのSPI-Master通信モジュール。
FPGA外部のSPIなデバイスとの通信用に使う。
※川島が趣味で設計したモジュール。自己責任で使用する事を許可します。(^^;

注意

レジスタの説明

レジスタは8bit長です。

C_DATA  : 00H : 送信/受信値 (W/R)
		bit7-0 : 書けば送信値として送信。その後読めば受信値が読み出せます。
C_CTRL  : 01H : 割り込み制御とSPI_SS_N の制御 (W/R)
		bit0   : WB_IRQ_O出力制御 (0/1=禁止/許可)
			IRQ状態を出力するかを設定できる
		bit1   : SPI_CS出力 (0/1=禁止/許可→SPI_SS_NS=H/L)
		bit7-2 : '0'固定
		※RESET初期値はREG_CTRL_INITで設定可能
C_DIV   : 02H : ボーレート設定値 (W/R)
		bit3-0 : ボーレート値 (CLK=WB_CLK_I)
			0　→CLK/2
			1　→CLK/4
			2　→CLK/8
			3　→CLK/16
			4　→CLK/32
			5　→CLK/64
			6　→CLK/128
			7　→CLK/256
			8　→CLK/512
			F-9→CLK/512
		bit7-4 : '0'固定
		※RESET初期値はREG_DIV_INITで設定可能
C_STAT  : 03H : 状態値が読めます。 (-/R)
                bit0   : IRQ状態 (0/1=送信終了IRQ無し/有り)
		bit7-1 : '0'固定

シミュレーション波形

File's

参考

履歴